GitHub - salvinax/SRC-Simple-RISC-Computer: A simple RISC Computer consisting of a RISC processor, memory and I/O in VHDL

salvinax / SRC-Simple-RISC-Computer Public

forked from 19ob1/ELEC374Lab

Notifications You must be signed in to change notification settings
Fork 0
Star 0

A simple RISC Computer consisting of a RISC processor, memory and I/O in VHDL

Notifications

Name		Name	Last commit message	Last commit date
Latest commit History 8 Commits
db		db
incremental_db		incremental_db
output_files		output_files
simulation/modelsim		simulation/modelsim
testbenches		testbenches
ADD32.vhd		ADD32.vhd
ADD32.vhd.bak		ADD32.vhd.bak
ALU.qpf		ALU.qpf
ALU.qsf		ALU.qsf
ALU.qws		ALU.qws
ALU.vhd		ALU.vhd
ALU.vhd.bak		ALU.vhd.bak
ALU_nativelink_simulation.rpt		ALU_nativelink_simulation.rpt
AND32.vhd		AND32.vhd
AND32.vhd.bak		AND32.vhd.bak
CONFF.vhd		CONFF.vhd
CONFF.vhd.bak		CONFF.vhd.bak
DIV32.vhd		DIV32.vhd
DIV32.vhd.bak		DIV32.vhd.bak
DIVISION.vhd		DIVISION.vhd
MARreg.vhd		MARreg.vhd
MDR.vhd		MDR.vhd
MDR.vhd.bak		MDR.vhd.bak
MUL32.vhd		MUL32.vhd
MUL32.vhd.bak		MUL32.vhd.bak
NEG32.vhd		NEG32.vhd
NEG32.vhd.bak		NEG32.vhd.bak
NOT32.vhd		NOT32.vhd
OR32.vhd		OR32.vhd
RAM.vhd		RAM.vhd
RAM.vhd.bak		RAM.vhd.bak
ROL32.vhd		ROL32.vhd
ROL32.vhd.bak		ROL32.vhd.bak
ROR32.vhd		ROR32.vhd
ROR32.vhd.bak		ROR32.vhd.bak
SHL32.vhd		SHL32.vhd
SHL32.vhd.bak		SHL32.vhd.bak
SHR32.vhd		SHR32.vhd
SHR32.vhd.bak		SHR32.vhd.bak
SHRA32.vhd		SHRA32.vhd
SHRA32.vhd.bak		SHRA32.vhd.bak
SUB32.vhd		SUB32.vhd
addi_tb.vhd		addi_tb.vhd
addi_tb.vhd.bak		addi_tb.vhd.bak
andi_tb.vhd		andi_tb.vhd
andi_tb.vhd.bak		andi_tb.vhd.bak
brmi_tb.vhd		brmi_tb.vhd
brmi_tb.vhd.bak		brmi_tb.vhd.bak
brnz_tb.vhd		brnz_tb.vhd
brnz_tb.vhd.bak		brnz_tb.vhd.bak
brpl_tb.vhd		brpl_tb.vhd
brpl_tb.vhd.bak		brpl_tb.vhd.bak
brzr_tb.vhd		brzr_tb.vhd
brzr_tb.vhd.bak		brzr_tb.vhd.bak
bus32to1.vhd		bus32to1.vhd
bus32to1.vhd.bak		bus32to1.vhd.bak
control_unit.vhd		control_unit.vhd
control_unit.vhd.bak		control_unit.vhd.bak
datapath.vhd		datapath.vhd
datapath.vhd.bak		datapath.vhd.bak
encoder32to5.vhd		encoder32to5.vhd
encoder32to5.vhd.bak		encoder32to5.vhd.bak
in_tb.vhd		in_tb.vhd
in_tb.vhd.bak		in_tb.vhd.bak
initRAM.mif		initRAM.mif
jal_tb.vhd		jal_tb.vhd
jal_tb.vhd.bak		jal_tb.vhd.bak
jr_tb.vhd		jr_tb.vhd
jr_tb.vhd.bak		jr_tb.vhd.bak
ld2_tb.vhd		ld2_tb.vhd
ld2_tb.vhd.bak		ld2_tb.vhd.bak
ld_tb.vhd		ld_tb.vhd
ld_tb.vhd.bak		ld_tb.vhd.bak
ldi2_tb.vhd		ldi2_tb.vhd
ldi2_tb.vhd.bak		ldi2_tb.vhd.bak
ldi_tb.vhd		ldi_tb.vhd
ldi_tb.vhd.bak		ldi_tb.vhd.bak
mfhi_tb.vhd		mfhi_tb.vhd
mfhi_tb.vhd.bak		mfhi_tb.vhd.bak
mflo_tb.vhd		mflo_tb.vhd
mflo_tb.vhd.bak		mflo_tb.vhd.bak
ori_tb.vhd		ori_tb.vhd
ori_tb.vhd.bak		ori_tb.vhd.bak
out_tb.vhd		out_tb.vhd
out_tb.vhd.bak		out_tb.vhd.bak
phase3_tb.vhd		phase3_tb.vhd
phase3_tb.vhd.bak		phase3_tb.vhd.bak
preloadVal.vhd		preloadVal.vhd
preloadVal.vhd.bak		preloadVal.vhd.bak
reg0.vhd		reg0.vhd
reg0.vhd.bak		reg0.vhd.bak
reg32.vhd		reg32.vhd
reg32.vhd.bak		reg32.vhd.bak
selandEncode.vhd		selandEncode.vhd
selandEncode.vhd.bak		selandEncode.vhd.bak
st1_tb.vhd		st1_tb.vhd
st1_tb.vhd.bak		st1_tb.vhd.bak
st2_tb.vhd		st2_tb.vhd
st2_tb.vhd.bak		st2_tb.vhd.bak